7.5 Common Gate Configuration
- untuk memenuhi tugas maka kuliah elektronika
- dapat mengetahui cara kerja darai rangkaian Common gate configuration
- dan dapat mensimulasikan nya
.jpg)
Menerapkan kondisi n ID = 0 mA ke Persamaan. 7.23 akan menghasilkan
Jenis konfigurasi FET digunakan dalam Sirkuit Frekuensi Tinggi atau Rangkaian Pencocokan Impedansi yang Impedansi Input yang Rendah harus dicocokkan dengan Impedansi Output yang Tinggi. Outputnya "In-Phase" dengan Input.
A. capacitor
.jpg)
B. resistor
C. sumber tegangan
D. transistor
Common Gate Configurtion
konfigurasi di mana terminal gerbang dibumikan dan sinyal input biasanya diterapkan ke terminal sumber dan sinyal output diperoleh di terminal pembuangan seperti yang ditunjukkan pada gambar 7.25
konfigurasi di mana terminal gerbang dibumikan dan sinyal input biasanya diterapkan ke terminal sumber dan sinyal output diperoleh di terminal pembuangan seperti yang ditunjukkan pada gambar 7.25
Gambar 7.23
Persamaan jaringan dapat ditentukan dengan menggunakan Gambar 7.24.
Menerapkan hukum tegangan Kirchhoff dalam arah yang ditunjukkan pada Gambar 7.24 akan menghasilkan
Menerapkan kondisiVGS=0 V ke Persamaan. 7.23 akan menghasilkan
Garis beban yang dihasilkan muncul pada Gambar. 7.25 memotong kurva transfer untuk JFET seperti yang
ditunjukkan pada gambar.
Persimpangan yang dihasilkan menentukan arus operasi IDQ
bekerja seperti yang juga ditunjukkan dalam jaringan.
dan tegangan VD untuk jaring-bekerja seperti yang juga ditunjukkan dalam jaringan.
Menerapkan hukum tegangan Kirchhoff di sekitar loop yang berisi dua sumber, JFET dan resistorR,D Dan RS pada Gambar 7.23a dan Gambar 7.23b akan menghasilkan
* Tentukan nilai dari konfigurasi common-gate pada Gambar 7.26
a. VGSQ
b. IDQ
c. V D
d. V G
e. V S
f. V DS
A. Untuk karakteristik transfer Persamaan. 7.23 menjadi
Untuk persamaan ini titik asalnya adalah satu titik pada garis beban sementara titik lainnya
harus ditentukan pada sembarang titik. Memilih ID=6 mA dan memecahkan untukVGS akan
berakibat sebagai berikut:
A. Pada matrei yag kita pelajari di atas Rumus apa yang di gunakan untuk menentukan nilai dari
Vds ....
jawab :
untuk menentukan ilai dari Vds kita dapat menggunakan rumus
Vds = Vdd+Vss - Id(Rd + Rs)
B. Vdd = 14 v
Idss = 10 mA
Vp = -5 v
Rd = 2 kΩ
Rs = 1 kΩ
Tentukan Vgs =
Vgs = Vss – IdRs
Vgs = 0 – (5mA)(1kΩ)
Vgs = -5 v
1. Rumus untuk mencari nilai Vs adalah =
a. Vs =
-Vss + IdRs
b. Vs = Vss + IdRs
c. Vs = -Vss - IdRs
d. Vs = Vss – IdRs
2.
Jika dik:
Vdd = 14 v
Idss = 10 mA
Vp = -5 v
Rd = 2 kΩ
Rs = 1 kΩ
Tentukan Vgs =
a. -4 v
b. 3 v
c. -5 v
d. -3 v
cara
Vgs = Vss – IdRs
Vgs = 0 – (5mA)(1kΩ)
Vgs = -5 v
1 rangkaian 7.23
2 rangkaian 7.24 persamaan
jaringan untuk konfigurasi dari
Gambar 7.23.
3. contoh soal rangkaian
input yang tinggi dari koneksi sebelumnya hilang dalam konfigurasi ini karena gerbang umum memiliki impedansi masukan yang rendah, tetapi impedansi output yang tinggi.
Jenis konfigurasi FET digunakan dalam Sirkuit Frekuensi Tinggi atau Rangkaian Pencocokan Impedansi yang Impedansi Input yang Rendah harus dicocokkan dengan Impedansi Output yang Tinggi. Outputnya "In-Phase" dengan Input.input yang tinggi dari koneksi sebelumnya hilang dalam konfigurasi ini karena gerbang umum memiliki impedansi masukan yang rendah, tetapi impedansi output yang tinggi.
Jenis konfigurasi FET digunakan dalam Sirkuit Frekuensi Tinggi atau Rangkaian Pencocokan Impedansi yang Impedansi Input yang Rendah harus dicocokkan dengan Impedansi Output yang Tinggi. Outputnya "In-Phase" dengan Input.input yang tinggi dari koneksi sebelumnya hilang dalam konfigurasi ini karena gerbang umum memiliki impedansi masukan yang rendah, tetapi impedansi output yang tinggi.
Jenis konfigurasi FET digunakan dalam Sirkuit Frekuensi Tinggi atau Rangkaian Pencocokan Impedansi yang Impedansi Input yang Rendah harus dicocokkan dengan Impedansi Output yang Tinggi. Outputnya "In-Phase" dengan Input.
.jpg)
0 komentar:
Posting Komentar